MSSP - I²C

Il diagramma riporta la struttura logica del modulo MSSP in modo Master

I pin hanno un drive open drain e un receiver Schmitt trigger ciascuno.

Elemento chiave è la logica hardware di controllo delle condizioni, che rileva e/o genera in modo automatico:

• Start
• Stop
• ACK
• Collisioni
• Arbitraggio del clock
• Stato dei contatori per la fine di trasmissione e ricezione

Il clock di comunicazione dipende da un generatore di baud rate (BRG), alimentato dal clock principale (Fosc/4) e controllabile dai segnali di arbitraggio per la sincronizzazione del clock nel caso di bus multi-Master.

Configurazione del Master.

Prima di poter utilizzare il modulo MSSP come Master, occorre configurarlo.
Supponiamo di voler impostare il PIC per un funzionamento:

• in modo Master
• su un bus a 400 kHz, con la Fosc=40 MHz 

occorreranno i seguenti passi:

1. Programmiamo il registro TRISC (direzione del PORTC) come ingressi per i pin SCL (RC3) e SDA (RC4).
   
2. Selezioniamo con i bit SSMP di SSPCON1 la modalità Master
    
3. Configuriamo SSPSTAT portando a 0 il bit SMP per il 400 kHz e il bit CKP anche a 0 per la compatibilità con I²C
    
4. Calcoliamo il valore da impostare nel BRG  (0x18) e scriviamo questo in SSPADD
    
5. Accendiamo il modulo con il bit SSPEN di SSPCON1

In Assembly:

Operazioni in modo Master

Quando il Master è abilitato, l' utente può avviare le seguenti operazioni:

• Generazione della condizione di Start
• Generazione della condizione di Restart
• Scrivere dati/indirizzi sul bus (Master trasmettitore)
• Ricevere dati dal bus (Master ricevitore)
• Generare un ACK o un NACK alla fine della ricezione di un byte di dati
• Generare la condizione di Stop

I dispositivi Master sono i soli a poter generare sul bus gli impulsi di clock seriale e le condizioni di Start e Stop. 

La sessione inizia con la condizione di Start e un trasferimento è chiuso con una condizione di Stop o con un Restart. 
La differenza tra Stop e Restart è la seguente:

• Stop indica allo Slave che il Master ha chiuso la comunicazione e il bus viene rilasciato. Un altro Master può intervenire e prenderne il controllo.
• Restart indica allo Slave che il Master ha chiuso la comunicazione corrente, ma non intende perdere il controllo del, dato che darà subito inizio ad un nuovo trasferimento, sulla stessa o su un' altra periferica. Il bus I²C non verrà rilasciato.

In modalità Master trasmettitore, i dati seriali sono in uscita attraverso SDA, mentre SCL emette il clock sincrono. Il primo byte trasmesso dopo lo Start contiene l'indirizzo dello Slave richiesto (7 bit) e il bit di lettura/scrittura (R/W). In questo caso, il bit R/W sarà a 0 (write).
I dati seriali sono trasmessi a blocchi di 8 bit; dopo la trasmissione ogni byte, viene atteso un ACK dalla periferica, che, con questo, conferma la corretta ricezione del dato.

In modalità ricezione del Master, il primo byte trasmesso contiene l'indirizzo di Slave del dispositivo trasmittente (7 bit) e il bit R/W. In questo caso, il bit R/W sarà a 1 (read): il primo byte trasmesso è un indirizzo di 7 bit , seguito da un '1' per indicare il bit di ricezione. 
I dati seriali sono ricevuti tramite SDA, mentre SCL è l' uscita del clock.Dopo aver ricevuto ogni byte, viene trasmesso un bit di ACK dalla periferica, che, con questo, conferma la corretta ricezione del dato.

Il generatore di Baud Rate utilizzato per il funzionamento in modalità SPI viene utilizzato per anche per  impostare la frequenza di clock SCL, tipicamente 100 kHz, 400 kHz o 1 MHz.

Una sequenza di trasmissione tipica può essere la seguente:

1. l'utente genera una condizione di Start impostando il bit di Start, SEN (SSPCON2 <0>) = 1.
    
2. Il modulo MSSP dovrà attendere il completamento della operazione richiesta prima di avviare qualsiasi altra operazione, verificando se il bit SSPIF è settato.
    
3. L'utente carica il SSPBUF con l'indirizzo dello Slave a cui trasmettere.
    
4. L' indirizzo è shiftato su SDA partendo dal bit più significativo. 
    
5. Il modulo MSSP riceve l' ACK dal dispositivo Slaves e aggiorna il registro SSPCON2.
    
6. Il modulo MSSP genera un interrupt alla fine del nono impulso di clock, settando il bit SSPIF.
    
7. L'utente carica SSPBUF con il byte dei dati.
   
8. I dati sono shiftati sul pin SDA fino a quando tutti gli 8 bit sono trasmessi.
    
9. Il modulo MSSP riceve l' ACK dal dispositivo Slave e aggiorna il registro SSPCON2.
    
10. Il modulo MSSP genera un interrupt alla fine del del nono impulso di clock, settando il bit SSPIF.
     
11. L'utente genera una condizione di Stop impostando il bit di Stop PEN (SSPCON2 2) = 1.
    
12. Un interrupt viene generato una volta che è la condizione di Stop è stata completata

Alcuni esempi in Assembly e C per la gestione della trasmissione in polling.

Il modulo MSSP svolge interamente le funzioni di gestione dei pin di controllo del bus e delle relative temporizzazioni in modo del tutto trasparente all' utente: per generare una condizione, ad esempio, basta semplicemente settare un bit in un registro di controllo !

Avvertenze: Se il modulo MSSP automatizza al massimo le condizioni sul bus, la gestione della logica del protocollo è interamente a carico dell' Utente.   Molto importante avere presente che il modulo MSSP in modo Master non supporta l' accodamento degli eventi.  Ad esempio, se l' utente ha comandato uno Start, non può immediatamente scrivere SSPBUF, ma deve attendere il completamento dell' operazione precedente (che può richiedere un certo tempo). In un caso come questo SSPBUF non sarà scritto e il bit di collisione WCOL sarà settato, indicando la situazione anomala.

Quindi, una gestione tipica della comunicazione sarà costituita da macchine a stati il cui passaggio allo stato successivo sarà ammesso alla conclusione dello stato precedente.

Vediamo alcuni semplici esempi di codice per generare le varie condizioni.